该芯片采用台积电 3nm 工艺和双芯粒设计，每个芯粒搭载超过 500 亿个晶体管，完整芯片拥有 1,000 亿个晶体管，整颗芯片的最大 TDP 为 300 W。处理器将内存与 I/O 集成在同一芯片上，面向低延迟内存访问，内存延迟低于 100 ns。

　　Neoverse V3 核心包含分支预测单元和指令预取器。指令取指部分配备 64 KB 指令缓存，前端解码队列为 10 路，解码单元采用 10 路设计；重命名与分发单元拥有超过 384 条目的乱序执行窗口，支持 10 路分发和 8 路提交。

　　高级 SIMD 流水线 bit 低延迟数据通路。L2 缓存的加载到使用延迟为 10 个周期，传输能力为 128 B / 周期；每个核心配备 2 MB 私有 L2 缓存。